(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-166961

(43)公開日 平成5年(1993)7月2日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H01L 23/	12			
21/	52 B	9055-4M		
	Е	9055-4M		
		7352-4M	H 0 1 L 23/ 12	F


審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号	特顧平3-333136	(71)出願人 000005049	
		シャープ株式会社	
(22)出願日	平成3年(1991)12月17日	大阪府大阪市阿倍野区長池町22番22号	
	1,24.1.1.2.2.2.4.1.1.2.	(72)発明者 大西 哲也	
			3.7
		大阪府大阪市阿倍野区長池町22番22号	V
		ャープ株式会社内	
		(72)発明者 若本 節信	
		大阪府大阪市阿倍野区長池町22番22号	シ
		ャープ株式会社内	
		(72)発明者 増井 捷宏	
			3.7
		大阪府大阪市阿倍野区長池町22番22号	ン
		ャープ株式会社内	
		(74)代理人 弁理士 川口 義雄 (外1名)	

(54) 【発明の名称 】 半導体装置及びその実装方法

(57)【要約】

【目的】 半導体素子を基板上にマウント用ペースト材 料等を使用してマウントする実装方式を用いた半導体装 置において、半導体素子と基板との間で良好な接着状態 を得て、高品質及び高信頼性の半導体装置を実現する。 【構成】 半導体装置は、半導体素子2と、ガラスエポ キシプリント基板3と、マウント用プレート6とを備え ている。プレート6の上には、親和性材料の塗布によ り、親和性材料層8が部分的に形成されている。ここ に、かかる親和性材料としては、半導体素子2を接着す るために用いる、例えばエポキシ系銀ペースト材料から なる導電性接着剤9と良好な親和性を有するもの、例え ばエポキシ系基板用ソルダーレジストを用いる。プレー ト6上の親和性材料層8以外の部分には、金又は銀のメ ッキ層70が形成されている。半導体素子2は、これら 親和性材料層8及びメッキ層70の上に、このような導 電性接着剤9により接着されている。



【特許請求の範囲】

【請求項1】 半導体素子と、該半導体素子を取り付けるためのマウント面部分を有する基板と、該マウント面部分の一領域に設けられており所定種類の導電性接着剤と親和性を有する材料から構成された親和性材料層と、前記一領域とは異なる前記マウント面部分の他の領域に設けられた導電層とを備えており、該導電層及び前記親和性材料層の上に前記導電性接着剤を用いて前記半導体素子を接着したことを特徴とする半導体装置。

【請求項2】 基板の半導体素子を取り付けるためのマウント面部分の一領域に所定種類の導電性接着剤と親和性を有する材料から親和性材料層を形成し、該一領域とは異なる前記マウント面部分の他の領域に導電層を形成し、該導電層及び前記親和性材料層の上に前記導電性接着剤を用いて前記半導体素子を接着することを特徴とする半導体装置の実装方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の実装方式 に関し、特に半導体素子を基板上にマウント用ペースト 材料等を使用してマウントする実装方式及びかかる実装 方式を用いて構成した半導体装置に関するものである。

[0002]

【従来の技術】従来、基板上に半導体素子をマウントする場合、(1)半導体素子を基板素材上に直接マウントするか、或いは(2)基板素材上にマウント用プレートを設け、その上に半導体素子をマウントするかのいずれかの方法が用いられる。

【0003】図4に上記(2)の方法で構成した半導体装置の一例を示す。

【0004】図4において、3はガラスエポキシプリント基板であり、その上に半導体素子2が実装されている。1は封止用樹脂、5は半導体素子2と基板3上の配線電極4とを接続する金属細線である。ここで、このような半導体装置のA部の拡大断面図を図5に示す。

【0005】図5において、基板3の上に金又は銀のメッキ層7を有するマウント用プレート6が設けられ、その上に、例えばエポキシ系銀ペースト材料からなるマウント用の導電性接着剤9により、半導体素子2が接着されている。

【0006】従って、かかる従来例によれば、半導体素子2を、メッキ層7との電気的接続状態を保ちつつ基板3上に接着することができる。

[0007]

【発明が解決しようとする課題】この種の半導体装置に おいては、その信頼性を高めるという一般的な要請があ る。

【0008】しかしながら、上述した従来の半導体装置では、接着剤9は、導電性を有することが条件として課されているため、その種類は実際には限定されており、

接着剤9とメッキ層7との接着性及び親和性は必ずしも良好とはいえない。このため、接着剤9の濡れ性の不良から半導体素子2とメッキ層7との間に空隙が生じ易く、また熱ストレスや曲げ応力が加わった場合、かかる空隙部分に応力が集中して半導体素子2が剥離し易いという問題があった。

【0009】特に基板3がICメモリカード用プリント 基板のような薄い有機基板である場合には、かかる半導 体装置は、曲げ応力に弱く、半導体素子2の剥離が生じ 易く、その品質及び信頼性の低下が実際上の大きな問題 となっている。

【 0 0 1 0 】本発明は上述した従来の問題点に鑑み成されたものであり、半導体素子と基板との間で良好な接着状態を保つことができる高品質及び高信頼性の半導体装置を提供することを第 1 の課題とする。

【0011】また、本発明は、半導体素子と基板とを良好に接着することができる半導体装置の実装方法を提供することを第2の課題とする。

[0012]

【課題を解決するための手段】本発明の半導体装置は上述した第1の課題を達成するために、半導体素子と、半導体素子を取り付けるためのマウント面部分を有する基板と、マウント面部分の一領域に設けられており所定種類の導電性接着剤と親和性を有する材料から構成された親和性材料層と、前記一領域とは異なるマウント面部分の他の領域に設けられた導電層とを備えており、導電層及び親和性材料層の上に前記導電性接着剤を用いて前記半導体素子を接着したことを特徴とする。

【0013】また、本発明の半導体装置の実装方法は上 30 述した第2の課題を達成するために、基板の半導体素子 を取り付けるためのマウント面部分の一領域に所定種類 の導電性接着剤と親和性を有する材料から親和性材料層 を形成し、該一領域とは異なるマウント面部分の他の領 域に導電層を形成し、導電層及び親和性材料層の上に前 記導電性接着剤を用いて半導体素子を接着することを特 徴とする。

[0014]

【作用】本発明の半導体装置によれば、半導体素子を取り付けるための基板のマウント面部分には、先ずその一領域に所定種類の導電性接着剤と親和性を有する材料から構成された親和性材料層が設けられており、更にかかる一領域とは異なる他の領域に導電層が設けられている。ここで、導電層及び親和性材料層の上に前記導電性接着剤を用いて半導体素子を接着したので、半導体素子及び基板間の電気的接続については、導電性接着剤と導電層との接着により得ることができ、同時に半導体素子及び基板間の接着を、導電性接着剤及び親和性材料層の親和性により向上させることができる。

【 0 0 1 5 】この結果、半導体素子と基板との間に空隙 50 が生じ難くなり、熱ストレスや曲げ応力にも強くなり、 3

半導体装置の品質及び信頼性が向上する。

【0016】また、本発明の半導体装置の実装方法によれば、マウント面部分の一領域に所定種類の導電性接着剤と親和性を有する材料から親和性材料層を形成し、該一領域とは異なるマウント面部分の他の領域に導電層を形成し、導電層及び親和性材料層の上に前記導電性接着剤を用いて半導体素子を接着するようにしたので、半導体素子と基板とを良好に接着することができ、当該実装方法により上述した本発明の半導体装置を得ることができる。

【0017】次に示す本発明の実施例から、本発明のこのような作用がより明らかにされ、更に本発明の他の作用が明らかにされよう。

[0018]

【実施例】次に本発明の実施例について図面を参照して 説明する。図1に本発明の一実施例である半導体装置を 示す。尚、図1は、前述した図4のA部に相当する部分 を拡大して示したものである。

【0019】図1において、半導体装置は、半導体素子 2と、基板の一例を構成するガラスエポキシプリント基 板3と、マウント面部分の一例を構成するマウント用プレート6とを備えている。プレート6の上には、親和性材料の塗布により、親和性材料層8が部分的に形成されている。ここに、かかる親和性材料としては、半導体素子2を接着するために用いる、例えばエポキシ系銀ペースト材料からなる導電性接着剤9と良好な親和性を有するもの、例えばエポキシ系基板用ソルダーレジストを用いる。プレート6上の親和性材料層8以外の部分には、金又は銀のメッキ層70が形成されている。半導体素子2は、これら親和性材料層8及びメッキ層70の上に、このような導電性接着剤9により接着されている。

【0020】かかる半導体装置は、以下の如くに製造することができる。即ち、先ず導電性接着剤9と親和性を有する材料から、親和性材料層8をプレート6の所定の領域にのみ塗布技術、フォトレジスト技術等により形成すると共に、この所定の領域以外の領域を開口部等として残しておく。次に、この開口部等にメッキ層70をメッキ技術等を用いて形成する。続いて、メッキ層70及び親和性材料層8の上に導電性接着剤9を用いて半導体素子2を接着すれば、当該半導体装置が得られる。

【0021】このように構成された本実施例によれば、 導電性接着剤9及びメッキ層70を介して半導体素子2 と基板3のプレート6との電気的接続状態は確保されて おり、一方、相互に親和性を有する導電性接着剤9及び 親和性材料層8を介して半導体素子2と基板3のプレート6との良好な接着状態が確保されている。

【0022】図2及び図3に他の実施例を示す。

【 0 0 2 3 】本実施例では、半導体装置は例えば 1 6 メガバイトのROMとして構成されており、図 2 は、その平面図を、図 3 は図 2 の B B 断面図を夫々示す。尚、こ 50

れらの図では、半導体素子は省略されている。

60との良好な接着状態が得られている。

【0024】図3において、60は、基板30上に形成された半導体素子マウント用の銅プレートであり、その上に、ソルダーレジストによる親和性材料層80が図2に示すような領域に形成され、またそれ以外の部分に金メッキ層71が形成されている。半導体素子(図示せず)はこれらの層の上にマウント用ペーストにより接着される。従って、本実施例によれば、マウント用ペースト及びメッキ層71を介して半導体素子と基板30のプレート60との電気的接続状態は確保されており、一方、相互に親和性を有するマウント用ペースト及び親和性材料層80を介して半導体素子と基板30のプレート

4

[0025]

【発明の効果】以上詳細に説明したように本発明の半導体装置によれば、マウント面部分の一領域に設けられており所定種類の導電性接着剤と親和性を有する材料から構成された親和性材料層と、前記一領域とは異なるマウント面部分の他の領域に設けられた導電層とを備えており、導電層及び親和性材料層の上に前記導電性接着剤を用いて半導体素子を接着したので、半導体素子及び基板間の電気的接続については、導電性接着剤と導電層との接着により得ることができ、同時に半導体素子及び基板間の接着を、導電性接着剤及び親和性材料層の親和性により向上させることができる。

【0026】この結果、半導体素子と基板との間に空隙が生じ難くなり、熱ストレスや曲げ応力にも強くなり、半導体装置の品質及び信頼性が格段に向上する。特に半導体装置がICメモリカード用プリント基板のように薄い有機基板に直接マウントされ、かかる基板に曲げ応力が加わった場合でも、基板と半導体素子との剥離が生じ難くなるので、本発明の半導体装置はこのような場合に極めて有利である。更に、半導体素子及び基板の密着性が高いことから、良好な放熱特性が得られる。

【0027】また、本発明の半導体装置の実装方法によれば、マウント面部分の一領域に所定種類の導電性接着剤と親和性を有する材料から親和性材料層を形成し、該一領域とは異なるマウント面部分の他の領域に導電層を形成し、導電層及び親和性材料層の上に前記導電性接着剤を用いて半導体素子を接着するようにしたので、半導体素子と基板とを良好に接着することができ、当該実装方法により上述した本発明の半導体装置を得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体装置を示す部分 断面図である。

【図2】本発明の他の実施例である半導体装置を示す部 分断面図である。

【図3】図2の半導体装置のBB断面図である。

) 【図4】半導体装置の概略構成を示す図式的断面図であ

5

る。

【図5】従来の半導体装置の部分断面図である。

【符号の説明】


- 1 封止用樹脂
- 2 半導体素子
- 3 基板

- 4 配線電極
- 5 金属細線
- 6、60 マウント用プレート

6

- 8、80 新和性材料層
- 9 導電性接着剤

70、71 メッキ層



PAT-NO: JP405166961A

DOCUMENT-IDENTIFIER: JP 05166961 A

TITLE: SEMICONDUCTOR DEVICE AND

MOUNTING METHOD THEREOF

PUBN-DATE: July 2, 1993

INVENTOR-INFORMATION:

NAME COUNTRY

ONISHI, TETSUYA
WAKAMOTO, FUSHINOBU
MASUI, KATSUHIRO

ASSIGNEE-INFORMATION:

NAME COUNTRY

SHARP CORP N/A

APPL-NO: JP03333136

APPL-DATE: December 17, 1991

INT-CL (IPC): H01L023/12 , H01L021/52

US-CL-CURRENT: 257/783

ABSTRACT:

PURPOSE: To provide a method of mounting a semiconductor element on a board by the use of mounting paste material or the like for the formation of a semiconductor device which is excellent in adhesion between the semiconductor

element and the board, quality, and reliability.

CONSTITUTION: A semiconductor device is provided with a semiconductor element 2, a glass epoxy printed board 3, and a mounting plate 6. An affinity material layer 8 is formed on a part of the plate 6 by applying an affinity material. The affinity material is used for the bonding of the semiconductor element 2. For instance, material such as epoxy board solder resist excellent in affinity for conductive adhesive agent 9 formed of epoxy silver paste material is used as the affinity material concerned. A gold or silver plating layer 70 is formed on a part of the plate 6 other than the affinity material layer 8. The semiconductor element 2 is bonded to the affinity material layer 8 and the plating layer 10 with the conductive adhesive agent 9.

COPYRIGHT: (C) 1993, JPO&Japio